FIPMS176

Back-gated OFET Substrate

n-doped silicon wafer with 230 nm SiO2 gate-insulator, chips (diced)

• Kod UNSPSC: 43211915
• NACRES: NA.23

Właściwości

• Formularz: chips (diameter 200 mm); chips (diced)
• opakowanie: pack of 1 (wafer of 112 diced chips)

Opis

Opis ogólny

Podłoże: wafel 200 mm zgodnie ze standardem półprzewodnikowym (używany do dolnej bramki)
Struktura warstwy:

• Bramka: krzem domieszkowany n (domieszkowanie na powierzchni wafla: ^n~3x1017/cm3)
• Tlenek bramki: 230 nm ± 10 nm _SiO2 (utlenianie termiczne)
• Dren/źródło: brak
• Ochrona: rezystor AR PC 5000/3.1 (rozpuszczalny w AZ-Thinner lub acetonie)
• Układ: goły tlenek, ale pocięty w kostki
• Rozmiar układu: 15 x 15 ^mm2
• Liczba chipów: 112 na wafel

Zastosowanie

Back-gated OFET Substrate (organiczny tranzystor polowy) może być stosowany w produkcji czujników chemicznych do potencjalnego wykorzystania w wykrywaniu pH i wykrywaniu testów immunologicznych. Może być również stosowany w produkcji biosensorów poprzez powlekanie arkuszy FET specyficznym przeciwciałem do wykrywania SARS-CoV-2. Biosensory oparte na FET mogą być potencjalnie stosowane w diagnostyce klinicznej, testach w punktach opieki i wykrywaniu na miejscu.[1][2][3][4]

Dla naukowców zajmujących się materiałami w dziedzinie półprzewodników organicznych niezwykle ważne jest posiadanie znormalizowanej architektury urządzenia do analizy materiałów.

Te podłoża organicznego tranzystora z efektem wstecznym (OFET) zostały wyprodukowane w pomieszczeniu czystym, a elektrody źródłowe i drenowe mogą być osadzane zarówno przed, jak i po osadzeniu organicznego materiału półprzewodnikowego, co daje wszechstronność w wyborze materiałów źródłowych / drenowych i zaspokaja różne preferowane architektury urządzeń.

Gdy organiczna warstwa półprzewodnikowa jest osadzona na takim podłożu, Si działa jako elektroda bramki i kontroluje prąd kanału między osadzonymi elektrodami źródła i drenu na górze. Odpowiednio domieszkowany interfejs _Si-SiO2 w jakości CMOS gwarantuje powtarzalny kontakt bramki.

Opakowanie

pokrojony w kostkę wafel na folii z hermetycznym opakowaniem

Uwaga dotycząca przygotowania

Zalecenia dotyczące usuwania rezystancji:
Aby zagwarantować całkowite oczyszczenie powierzchni wafla / chipa z pozostałości rezystancji, należy spłukać acetonem, a następnie natychmiast wysuszyć materiał azotem (sprężonym powietrzem).

Zalecenia dotyczące charakteryzacji materiału:
Jeśli podczas charakteryzacji tranzystorów polowych pojawią się prądy bramki, mogą wystąpić znaczne różnice w ekstrakcji ruchliwości nośników. Dlatego konieczne jest sprawdzenie prądów upływu na odwrotnej stronie (na krawędziach chipa) podłoży OFET.

Przechowywanie i stabilność

Wafle należy przechowywać w chłodnym i ciemnym miejscu i chronić przed słońcem. Warstwa rezystancji została nałożona, aby zapobiec uszkodzeniom spowodowanym zadrapaniami. Data wygaśnięcia jest zalecanym okresem tylko dla usunięcia rezystancji. Po usunięciu rezystancji podłoże pozostaje funkcjonalne i nie wygasa.

Informacje prawne

Produkt Fraunhofer IPMS

Ta strona może zawierać tekst przetłumaczony maszynowo.